訂閱電子報，掌握最新科技與產業趨勢
Lattice
2020/06/09
Lattice全新IP生態系統和設計環境加速基於FPGA的處理器設計
Lattice Propel提供RISC-V支援和可靠的IP組合，快速開發基於處理器的系統
萊迪思半導體公司（NASDAQ：LSCC），低功耗可程式設計器件的領先供應商，今日宣佈推出全新軟體解決方案Lattice Propel™，旨在加速開發基於萊迪思低功耗、小尺寸FPGA的獨特應用。Propel設計環境提供完善的IP庫（包括RISC-V處理器核和各類外設IP），可輕鬆實現元件安裝，讓不同水準的開發人員都能快速輕鬆地設計基於萊迪思FPGA的應用。Propel為通訊、運算、工業、汽車和消費電子市場的開發人員實現了應用開發的自動化。
為了在更複雜的系統中利用FPGA的並行處理能力，設計人員在首次採用FPGA進行設計時，需要靈活、易於使用的設計解決方案，最好能夠整合所有必需的設計軟體和IP，且簡單易上手。 Lattice Propel開發工具採用按構造逐步校正（correct-by-construction）設計方法，可自動執行大部分設計流程，從而簡化整體系統開發。Lattice Propel將系統硬體和軟體設計結合到一個工具框架中，因此軟體發展人員可以在硬體準備就緒之前就開始創建系統軟體，更快地將產品推向市場。
萊迪思半導體技術經理Gianluca Mariani表示：「萊迪思提供了完善的設計環境，支援諸如RISC-V之類的開放標準，客戶可利用我們豐富的處理器IP生態系統而無須購買專利技術和標準。當Lattice Propel設計環境結合FPGA的可重新程式設計特性，升級現有硬體和軟體來支援新興技術和行業標準就變得相當容易，如平台韌體保護恢復（PFR）標準。隨著Lattice Propel的發佈，我們在小尺寸、低功耗嵌入式解決方案的全新路線圖上邁出了重要一步。」
萊迪思半導體高級產品經理Roger Do表示：「Propel設計環境的發佈表明萊迪思致力於不斷為開發人員提供完整軟體解決方案，以簡化和加速基於萊迪思FPGA的低功耗應用的開發。FPGA開發新人也可以通過Lattice Propel GUI輕鬆地將IP模組從萊迪思IP庫拖放到他們的設計中，簡化設計流程；然後，該工具將自動完成設計佈局以納入新IP。而經驗豐富的開發人員可以使用Propel的腳本編輯，進行更精細的設計優化，或者快速更新現有設計，將其移植到之後採用基於萊迪思FPGA的系統中。」
Lattice Propel設計環境的主要內容包括：
- 萊迪思Propel Builder——Propel Builder是由一套完整的圖形和命令列工具支撐、包括豐富資源的系統IP集成環境。客戶可以通過它訪問萊迪思完善的、定期更新的IP伺服器，從而在基於萊迪思FPGA的設計上快速應用新IP。截至本文發佈，該伺服器目前提供八個處理器和外設IP核心，包括符合RISC-V RV32I的處理器核心。萊迪思是首個在簡單的拖放式系統構建環境中提供RISC-V支援的基於SRAM和快閃記憶體的FPGA的供應商。為了簡化對複雜系統中IP的連接和管理，萊迪思Propel Builder提供的所有IP核均符合AMBA片上互連規範。
- 萊迪思Propel SDK——為進一步加速在Propel設計環境中的設計實現，Lattice Propel SDK可以在硬體準備就緒之前就開始開發系統軟體。Propel SDK包括了行業標準的軟體發展工具、軟體庫和板級支援包，便於開發人員快速、輕鬆地構建、編譯、分析和調試其應用軟體。
Lattice Propel設計環境現已向客戶提供。欲了解更多資訊，如Lattice Propel如何在十分鐘內從應用設計概念到“ Hello World”的演示，請訪問：https://www.latticesemi.com/propel。 (新聞來源：Lattice 官網)
